EPM240M100C5N vs EPM240F100C5N Comparaison
Comparaison détaillée côte à côte de EPM240M100C5N par Intel et EPM240F100C5N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM240M100C5N | EPM240F100C5N |
|---|---|---|
| Marque | Intel | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $4,25 | $5,20 |
| Family | MAX II | — |
| Logic Elements | 240 | — |
| Macrocells | 192 | 192 |
| User I/Os | 80 | — |
| Propagation Delay (tPD) | 4.7 ns | — |
| User Flash Memory | 8 Kbits | — |
| Supply Voltage - Core | 1.8 V | — |
| Supply Voltage - I/O | 1.5 V / 1.8 V / 2.5 V / 3.3 V | — |
| Température de fonctionnement | -40 C to +125 C | — |
| Boîtier | 100-ball MBGA (Micro FBGA), 6 x 6 mm, 0.5 mm pitch | 100-ball FineLine BGA (FBGA-100) |
| Type de montage | Surface Mount | Surface Mount (BGA) |
| Process Technology | 0.18 µm CMOS | — |
| Configuration Memory | On-chip Flash (non-volatile) | Non-volatile flash (instant-on) |
| JTAG Support | IEEE 1149.1 boundary-scan | IEEE 1149.1 boundary-scan |
| Statut RoHS | Compliant (lead-free) | Compliant |
| Logic Family | CMOS | — |
| Device Family | — | MAX II |
| Logic Elements (LEs) | — | 240 |
| User I/O Pins (maximum) | — | 80 |
| Pin-to-Pin Logic Delay (tPD) | — | 4.7 ns |
| Maximum Operating Frequency | — | [DATA_NEEDED: fmax per datasheet] |
| Global Clock Networks | — | [DATA_NEEDED: count] |
| Plage de température de fonctionnement | — | 0C to +85C (commercial) |
| Supply Voltage Core (VCCINT) | — | 3.3 V |
| I/O Bank Voltage (VCCIO) | — | 1.5V / 1.8V / 2.5V / 3.3V (MultiVolt) |
| Programming Interface | — | JTAG / ByteBlasterMV |