EPM3064AT100-10N vs EPM3064ATC100-10NA Comparaison

Comparaison détaillée côte à côte de EPM3064AT100-10N par Altera et EPM3064ATC100-10NA par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064AT100-10N EPM3064ATC100-10NA
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,45 $4,65
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
Usable Gates 1,250 1,250
User I/O Pins 66 —
Speed Grade -10 (10 ns pin-to-pin delay) —
Supply Voltage (VCCINT) 3.3 V 3.3 V
I/O Bank Voltage 3.3 V —
5 V Tolerant Inputs Yes (via clamping diodes) —
Configuration Memory EEPROM (non-volatile) Non-volatile EEPROM
Programming Interface JTAG (IEEE Std. 1149.1) with pin-locking —
ISP Compliance IEEE Std. 1532 —
Boundary-Scan Test (BST) IEEE Std. 1149.1 compliant —
Boîtier TQFP-100 (T100), 14 mm x 14 mm TQFP-100 (0.5 mm pitch)
Operating Temperature (Commercial) 0C to +70C —
Statut RoHS [DATA_NEEDED: RoHS compliance status] —
Lead-Free [DATA_NEEDED: lead-free finish] —
User I/Os — 66
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Operating Frequency — [DATA_NEEDED: fMAX in MHz]
MultiVolt I/O Voltages — 2.5 V / 3.3 V / 5.0 V
In-System Programming — IEEE Std. 1532 compliant
Boundary-Scan Test — IEEE Std. 1149.1 (JTAG)
Température de fonctionnement — 0C to +70C (commercial)
Lead-Free / RoHS — Yes (NA suffix)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis