EPM3064ATC-100-10N vs EPM3064ATC100-10N Comparaison
Comparaison détaillée côte à côte de EPM3064ATC-100-10N par Altera et EPM3064ATC100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3064ATC-100-10N | EPM3064ATC100-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $2,20 | $2,43 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 64 | — |
| Logic Array Blocks (LABs) | 2 | 2 |
| User I/O Pins | 66 | — |
| Usable Gates (min) | 600 | — |
| Usable Gates (typical) | 1,250 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | 10 ns |
| Counter Frequency (fCNT) | 227.3 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V (3.0 V to 3.6 V) |
| In-System Programmability | Yes (IEEE 1532 / JTAG 1149.1) | Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532 |
| Programming Interface | 4-pin JTAG (TCK/TMS/TDI/TDO) | — |
| Boîtier | TQFP-100 | 100-pin TQFP |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Statut RoHS | Compliant | Compliant (lead-free) |
| Macrocells | — | 64 |
| Maximum User I/O Pins | — | 66 |
| Usable Gates | — | 1,250 |
| Boundary-Scan Test (BST) | — | Yes - JTAG compliant |
| Configuration Memory | — | Non-volatile EEPROM |
| Program/Erase Cycles | — | 100 minimum |
| MultiVolt I/O | — | Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant |