EPM3064ATC100-7N vs EPM3064ATC-100-10N Comparaison
Comparaison détaillée côte à côte de EPM3064ATC100-7N par Altera et EPM3064ATC-100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3064ATC100-7N | EPM3064ATC-100-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Actif |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $6,10 | $2,20 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD - Complex Programmable Logic Device | CPLD (Complex Programmable Logic Device) |
| Macrocells | 64 | — |
| Logic Array Blocks (LABs) | 2 | 2 |
| User I/O Pins | 66 | 66 |
| Usable Gates | up to 1,250 | — |
| Propagation Delay (tPD) | 7.5 ns (pin-to-pin, -7 speed grade) | — |
| Maximum Internal Frequency | 166.7 MHz (-7 speed grade) | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 3.3 V or 2.5 V | — |
| Program Memory Technology | EEPROM (non-volatile) | — |
| In-System Programming | IEEE Std. 1149.1 (JTAG), IEEE Std. 1532 | — |
| Boîtier | TQFP-100 | TQFP-100 |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | 0 °C to +70 °C (commercial) | 0C to +70C (commercial) |
| Statut RoHS | [DATA_NEEDED: confirmed RoHS status from manufacturer page] | Compliant |
| Macro Cells | — | 64 |
| Usable Gates (min) | — | 600 |
| Usable Gates (typical) | — | 1,250 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Counter Frequency (fCNT) | — | 227.3 MHz |
| Supply Voltage (VCCINT) | — | 3.3 V |
| In-System Programmability | — | Yes (IEEE 1532 / JTAG 1149.1) |
| Programming Interface | — | 4-pin JTAG (TCK/TMS/TDI/TDO) |