EPM3064ATC44-10N vs EPM3064ATC44-4N Comparaison

Comparaison détaillée côte à côte de EPM3064ATC44-10N par Altera et EPM3064ATC44-4N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATC44-10N EPM3064ATC44-4N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $5,10 $3,45
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 1250 1,250
Macro Cells 64 64
User I/O Pins 34 —
Logic Array Blocks (LABs) 4 —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency 192.3 MHz 222.2 MHz
Supply Voltage (VCCINT) 3.3 V 3.3 V
I/O Standard MultiVolt (mixed 1.5 V / 1.8 V / 2.5 V / 3.3 V) —
Configuration Memory EEPROM (non-volatile) —
In-System Programming IEEE Std. 1532 compliant —
Boundary-Scan Test IEEE Std. 1149.1 (JTAG) compliant —
Boîtier TQFP-44 (10x10 mm) 44-pin TQFP
Type de montage Surface Mount Surface Mount
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial)
Statut RoHS Compliant [DATA_NEEDED: rohs status]
Pin-Locking Yes (across design iterations) —
Logic Array Blocks — 2
Number of I/Os — 34
Dedicated Inputs — 4
Propagation Delay (tpd) — 4.5 ns
I/O Supply Voltage (VCCIO) — 2.5 V or 3.3 V
Programmability — EEPROM, in-system programmable (JTAG)
JTAG Support — IEEE Std. 1149.1 (boundary-scan) and IEEE Std. 1532 (ISP)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis