EPM3064ATI100-10N vs EPM3064ATC100-10N Comparaison

Comparaison détaillée côte à côte de EPM3064ATI100-10N par Altera et EPM3064ATC100-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3064ATI100-10N EPM3064ATC100-10N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,80 $2,43
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Programmable Type In-System Programmable (ISP) via IEEE 1149.1 JTAG —
Technology CMOS EEPROM —
Usable Gates 1,250 1,250
Macrocells 64 64
Logic Array Blocks (LABs) 4 2
User I/O 66 —
Supply Voltage (Core / I/O) 3.3 V —
Pin-to-Pin Delay (tPD) 10 ns (-10 speed grade) 10 ns
Maximum Internal Frequency 227.3 MHz (counter) —
Boîtier 100-pin TQFP (industrial) 100-pin TQFP
Température de fonctionnement -40 C to +85 C (industrial) 0C to +70C (commercial)
JTAG (IEEE 1149.1) Yes —
PCI Compliance PCI Local Bus Specification Revision 2.2 (-4/-5/-6/-7/-10 speed grades) —
MultiVolt I/O Supports 2.5 V / 3.3 V / 5 V mixed-voltage interfacing Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant
Lead-Free Status Contains Lead —
Statut RoHS RoHS Non-Compliant Compliant (lead-free)
Maximum User I/O Pins — 66
Supply Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
In-System Programmability — Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Yes - JTAG compliant
Configuration Memory — Non-volatile EEPROM
Program/Erase Cycles — 100 minimum
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis