EPM3128AFC256-7N vs EPM3256AFC256-7 Comparaison
Comparaison détaillée côte à côte de EPM3128AFC256-7N par Altera et EPM3256AFC256-7 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3128AFC256-7N | EPM3256AFC256-7 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $19,85 | $12,10 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD - Complex Programmable Logic Device | CPLD (Complex Programmable Logic Device) |
| Architecture | CMOS EEPROM-based MAX | — |
| Macro Cells | 128 | 256 |
| Usable Gates | 2,500 | 10,000 |
| User I/Os | 98 | 161 |
| Propagation Delay (tPD) | 7.5 ns | — |
| Internal fMAX | 192.3 MHz | — |
| Supply Voltage - Core (VCCINT) | 3.3 V | — |
| Supply Voltage - I/O (VCCIO) | 3.3 V or 2.5 V | — |
| Logic Family | CMOS | — |
| Programmability | In-system (ISP), IEEE Std. 1532, JTAG (IEEE Std. 1149.1) | — |
| Boîtier | 256-BGA (FineLine, FBGA) | FBGA-256 (FineLine BGA), 256 balls |
| Température de fonctionnement | 0 C to +70 C (commercial) | 0 °C to 70 °C (Commercial) |
| Type de montage | Surface Mount | — |
| Logic Array Blocks (LABs) | — | 16 |
| Pin-to-Pin Logic Delay | — | 4.5 ns (max) |
| Counter Frequency | — | 227.3 MHz (max) |
| Propagation Delay (tpd) | — | 10 ns |
| Core Voltage | — | 3.3 V |
| I/O Compatibility | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O) |
| Process Technology | — | CMOS EEPROM, 0.30 µm |
| In-System Programmability | — | IEEE Std. 1532-compliant 3.3-V ISP |
| Boundary-Scan Test | — | JTAG (IEEE 1149.1) |
| Speed Grade | — | -7 |
| Statut RoHS | — | [DATA_NEEDED: RoHS compliance status] |