EPM3128AFI256-10N vs EPM3256AFC256-10N Comparaison
Comparaison détaillée côte à côte de EPM3128AFI256-10N par Altera et EPM3256AFC256-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3128AFI256-10N | EPM3256AFC256-10N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Actif | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $25,95 |
| Family | MAX 3000A | MAX 3000A |
| Logic Density | 2.5K gates | — |
| Macro Cells | 128 | — |
| User I/Os | 98 | — |
| Speed Grade | -10 (10 ns pin-to-pin) | — |
| Propagation Delay (tPD) | 10 ns | — |
| Counter Frequency (max) | 227.3 MHz | — |
| Logic Family | CMOS, EEPROM-based | CMOS |
| Supply Voltage (Core) | 3.3 V | — |
| I/O Compatibility | 5.0 V, 3.3 V, 2.5 V (MultiVolt) | — |
| In-System Programmability | Yes (JTAG / IEEE 1149.1) | — |
| Boîtier | 256-ball FineLine BGA (FBGA-256) | 256-pin FineLine BGA |
| Température de fonctionnement | -40C to +85C (industrial, per 'I' suffix) | 0 C to 70 C (commercial) |
| Nombre de broches | 256 | — |
| Statut RoHS | Compliant | — |
| Configuration Memory | EEPROM (non-volatile) | — |
| PCI Compliance | PCI Local Bus Spec Rev 2.2 | PCI Local Bus Specification Rev 2.2 (at -10 grade) |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 5,000 gates |
| Macrocells | — | 256 |
| Maximum User I/O | — | 161 |
| Pin-to-Pin Logic Delay | — | 10 ns |
| Maximum Counter Frequency | — | 227.3 MHz |
| Core Voltage | — | 3.3 V |
| I/O Logic Level Compatibility | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt) |
| Programmability | — | EEPROM, in-system programmable (ISP) |
| JTAG Interface | — | IEEE 1532 / JTAG (TDI, TDO, TMS, TCK) |