EPM3128ATC100-7 vs EPM3128ATI100-10 Comparaison

Comparaison détaillée côte à côte de EPM3128ATC100-7 par Intel et EPM3128ATI100-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3128ATC100-7 EPM3128ATI100-10
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Actif
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,20 $8,40
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 128
Typical Gates 2500 —
User I/Os 80 80
Logic Elements / LABs 4 Logic Array Blocks (LABs) [DATA_NEEDED: LAB count]
Propagation Delay (tPD) 7.5 ns —
Counter Frequency (fCNT) 129.9 MHz up to 227.3 MHz
Supply Voltage (VCCINT) 3.3 V 3.3 V
I/O Voltage Tolerance 5.0 V tolerant inputs —
Programming Technology EEPROM (non-volatile, in-system programmable) —
ISP Standard IEEE Std. 1532 (JTAG) —
Boîtier 100-pin TQFP, 14x14 mm, 0.5 mm pitch TQFP-100 (1.0 mm pitch, 14x14 mm)
Température de fonctionnement 0C to +70C (Commercial) -40 °C to +85 °C (industrial)
Speed Grade -7 (fastest grade in family) —
Process Technology CMOS EEPROM CMOS EEPROM
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status -10 suffix historically Pb-free; -10N suffix is lead-free]
Lead-Free [DATA_NEEDED: lead-free status] —
Usable Gates — 2,500
Pin-to-Pin Delay (tPD) — 10 ns
MultiVolt I/O Levels — 5.0 V / 3.3 V / 2.5 V compatible
Programmability — EEPROM, 3.3 V in-system (JTAG)
Open-Drain Output Option — Yes (per I/O pin)
Boundary-Scan (JTAG) — IEEE 1149.1 compliant
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis