EPM3128ATI144-10N vs EPM3128ATI144-5N Comparaison
Comparaison détaillée côte à côte de EPM3128ATI144-10N par Intel et EPM3128ATI144-5N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Intel
EPM3128ATI144-10N - 128-Macrocell MAX 3000A CPLD, 10ns | Intel / Altera
EPM3128ATI144-10N NrndComparaison des spécifications
| Paramètre | EPM3128ATI144-10N | EPM3128ATI144-5N |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,32 | $10,50 |
| Family | MAX 3000A | MAX 3000A |
| Logic Type | CMOS EEPROM-based CPLD | — |
| Macrocells | 128 | — |
| Typical Gates | 2.5K | — |
| User I/Os | 96 | 96 |
| Propagation Delay (tPD) | 10 ns | — |
| Maximum Internal Frequency | 98 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.0 V to 3.6 V (3.3 V nominal) |
| Output Bank Voltage (VCCIO) | 3.3 V or 2.5 V | — |
| Boîtier | 144-pin TQFP | TQFP-144 (20x20 mm, 0.5 mm pitch) |
| Type de montage | Surface Mount | Surface Mount |
| Température de fonctionnement | Industrial -40C to +85C | -40C to +85C (industrial) |
| In-System Programmability | Yes (IEEE Std. 1532 compliant) | — |
| JTAG / Boundary Scan | Yes (IEEE 1149.1) | — |
| Configuration Memory | Non-volatile EEPROM | Non-volatile on-chip EEPROM |
| Statut RoHS | Compliant | [DATA_NEEDED: RoHS status] |
| Logic Gates | — | 2,500 gates |
| Macro Cells | — | 128 |
| Maximum Operating Frequency | — | 192.3 MHz |
| Pin-to-Pin Propagation Delay (tPD) | — | 5.0 ns |
| I/O Standard | — | LVCMOS / LVTTL (5.0 V tolerant inputs) |
| Programming Interface | — | JTAG (IEEE 1149.1 BST) - in-system |
| Process Technology | — | 0.30 um CMOS EEPROM |
| Niveau MSL | — | 3 (168 hours) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |