EPM3128ATI144-7N vs EPM3128ATC144-5N Comparaison

Comparaison détaillée côte à côte de EPM3128ATI144-7N par Altera et EPM3128ATC144-5N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM3128ATC144-5N EPM3128ATC144-5N - MAX 3000A 128-Macro 5ns CPLD | Altera

EPM3128ATC144-5N - MAX 3000A 128-Macro 5ns CPLD | Altera

EPM3128ATC144-5N ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM3128ATI144-7N EPM3128ATC144-5N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $13,75
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Logic Capacity 2.5K gates —
Macrocells 128 128
Maximum Frequency (fMAX) 129.9 MHz —
Pin-to-Pin Propagation Delay 7.5 ns (speed grade -7) —
User I/O Pins 96 —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V / 2.5 V / 1.8 V —
Programmable Logic Technology CMOS EEPROM —
Programming Interface JTAG (IEEE Std 1149.1) in-system programmable —
Boîtier 144-pin TQFP 144-pin TQFP (20x20 mm)
Terminal Pitch 0.5 mm —
JEDEC Package Code S-PQFP-G144 —
Température de fonctionnement -40C to +85C (industrial) 0C to 70C (Commercial)
MultiVolt I/O Yes (interfaces with 5.0V/3.3V/2.5V/1.8V logic) —
Logic Family — CMOS
Usable Gates — 2500
User I/O — 96
Pin-to-Pin Logic Delay — 5 ns
Counter Frequency — up to 227.3 MHz
Supply Voltage (Core) — 3.3 V
I/O Logic Levels Supported — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
In-System Programmability — Yes (3.3-V via JTAG)
JTAG Boundary Scan — IEEE Std 1149.1 compliant
Statut RoHS — Compliant (lead-free)
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis