EPM3128ATI144-7N vs EPM3128ATI144-10N Comparaison
Comparaison détaillée côte à côte de EPM3128ATI144-7N par Altera et EPM3128ATI144-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM3128ATI144-7N - 128 Macrocell CPLD, 129.9MHz, 3.3V | Altera MAX 3000A
EPM3128ATI144-7N ⚠ Dernier achatIntel
EPM3128ATI144-10N - 128-Macrocell MAX 3000A CPLD, 10ns | Intel / Altera
EPM3128ATI144-10N NrndComparaison des spécifications
| Paramètre | EPM3128ATI144-7N | EPM3128ATI144-10N |
|---|---|---|
| Marque | Altera | Intel |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $10,32 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Logic Capacity | 2.5K gates | — |
| Macrocells | 128 | 128 |
| Maximum Frequency (fMAX) | 129.9 MHz | — |
| Pin-to-Pin Propagation Delay | 7.5 ns (speed grade -7) | — |
| User I/O Pins | 96 | — |
| Core Supply Voltage (VCCINT) | 3.3 V | — |
| I/O Supply Voltage (VCCIO) | 3.3 V / 2.5 V / 1.8 V | — |
| Programmable Logic Technology | CMOS EEPROM | — |
| Programming Interface | JTAG (IEEE Std 1149.1) in-system programmable | — |
| Boîtier | 144-pin TQFP | 144-pin TQFP |
| Terminal Pitch | 0.5 mm | — |
| JEDEC Package Code | S-PQFP-G144 | — |
| Température de fonctionnement | -40C to +85C (industrial) | Industrial -40C to +85C |
| MultiVolt I/O | Yes (interfaces with 5.0V/3.3V/2.5V/1.8V logic) | — |
| Logic Type | — | CMOS EEPROM-based CPLD |
| Typical Gates | — | 2.5K |
| User I/Os | — | 96 |
| Propagation Delay (tPD) | — | 10 ns |
| Maximum Internal Frequency | — | 98 MHz |
| Supply Voltage (VCCINT) | — | 3.3 V |
| Output Bank Voltage (VCCIO) | — | 3.3 V or 2.5 V |
| Type de montage | — | Surface Mount |
| In-System Programmability | — | Yes (IEEE Std. 1532 compliant) |
| JTAG / Boundary Scan | — | Yes (IEEE 1149.1) |
| Configuration Memory | — | Non-volatile EEPROM |
| Statut RoHS | — | Compliant |