EPM3256AFC256-10N vs EPM3256AFC256-10 Comparaison

Comparaison détaillée côte à côte de EPM3256AFC256-10N par Altera et EPM3256AFC256-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3256AFC256-10N EPM3256AFC256-10
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $25,95 $19,95
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Usable Gates 5,000 gates 5,000
Macrocells 256 —
Maximum User I/O 161 —
Pin-to-Pin Logic Delay 10 ns —
Maximum Counter Frequency 227.3 MHz —
Core Voltage 3.3 V —
I/O Logic Level Compatibility 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Programmability EEPROM, in-system programmable (ISP) —
JTAG Interface IEEE 1532 / JTAG (TDI, TDO, TMS, TCK) —
Boîtier 256-pin FineLine BGA 256-ball FBGA (Fine-Line BGA)
Logic Family CMOS CMOS (EEPROM-based)
PCI Compliance PCI Local Bus Specification Rev 2.2 (at -10 grade) —
Température de fonctionnement 0 C to 70 C (commercial) 0°C to +70°C (Commercial)
Macro Cells — 256
Logic Array Blocks (LABs) — 16 (16 macrocells each)
Maximum User I/Os — 161
Propagation Delay (tPD) — 10 ns
Internal Counter Frequency (fCNT) — 95.2 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5.0 V tolerant
In-System Programmability — Yes (3.3 V ISP via JTAG IEEE 1149.1)
Pitch — [DATA_NEEDED: BGA ball pitch]
Type de montage — Surface Mount
Statut RoHS — [DATA_NEEDED: RoHS compliance status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis