EPM3256AFC256-10N vs EPM3512AFC256-23 Comparaison

Comparaison détaillée côte à côte de EPM3256AFC256-10N par Altera et EPM3512AFC256-23 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3256AFC256-10N EPM3512AFC256-23
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $25,95 $15,75
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 5,000 gates 10,000
Macrocells 256 512
Maximum User I/O 161 —
Pin-to-Pin Logic Delay 10 ns —
Maximum Counter Frequency 227.3 MHz —
Core Voltage 3.3 V —
I/O Logic Level Compatibility 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Programmability EEPROM, in-system programmable (ISP) —
JTAG Interface IEEE 1532 / JTAG (TDI, TDO, TMS, TCK) —
Boîtier 256-pin FineLine BGA 256-ball FineLine BGA (FC256), 17 mm x 17 mm
Logic Family CMOS —
PCI Compliance PCI Local Bus Specification Rev 2.2 (at -10 grade) —
Température de fonctionnement 0 C to 70 C (commercial) [DATA_NEEDED: operating temperature grade]
Logic Array Blocks (LABs) — 16 (32 macrocells each)
Maximum Operating Frequency — 178.6 MHz
Propagation Delay (tPD) — 5.5 ns
Pin-to-Pin Delay — 23 ns
Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (MultiVolt)
User I/O Pins — [DATA_NEEDED: user I/O count for FC256]
Programming Interface — JTAG (IEEE Std. 1149.1) / ISP
Process Technology — 0.30 µm CMOS EEPROM
Type de montage — Surface Mount (BGA)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis