EPM3256ATC144-7 vs EPM3256ATI144-7N Comparaison

Comparaison détaillée côte à côte de EPM3256ATC144-7 par Altera et EPM3256ATI144-7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3256ATC144-7 EPM3256ATI144-7N
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $17,06 $10,95
Family MAX 3000A MAX 3000A
Macrocells 256 256
User I/Os 116 —
Logic Elements / Gates 600 to 10,000 usable gates —
Propagation Delay (tPD) 7.5 ns 7.5 ns (typical)
Counter Frequency (fCNT) 227.3 MHz —
Speed Grade -7 —
Supply Voltage - Core (VCCINT) 3.3 V —
Supply Voltage - I/O (VCCIO) 2.5 V / 3.3 V / 5.0 V —
In-System Programming IEEE Std. 1532 compliant, 3.3 V ISP —
Boîtier TQFP-144 (LFQFP, gull-wing) TQFP-144 (20 x 20 mm, 0.5 mm pitch)
Température de fonctionnement 0C to +70C (Commercial) -40C to +85C (industrial)
Nombre de broches 144 —
Type de montage Surface Mount —
PCI Compliance PCI Local Bus Specification Revision 2.2 (speed grades -4 to -10) —
JTAG Support IEEE Std. 1149.1 boundary-scan —
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 5,000
Logic Array Blocks (LABs) — 16
Maximum User I/O Pins — 116
Maximum Internal Frequency — 126.6 MHz
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
MultiVolt I/O Logic Levels — 5.0 V / 3.3 V / 2.5 V
Programming Technology — EEPROM (in-system programmable)
JTAG / ISP — IEEE Std. 1532 compliant
Boundary Scan — IEEE Std. 1149.1 (JTAG)
Hot-Socketing Support — Yes
Statut RoHS — Compliant (lead-free)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis