EPM3256ATC144-7N vs EPM3512ATC144 Comparaison
Comparaison détaillée côte à côte de EPM3256ATC144-7N par Altera et EPM3512ATC144 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3256ATC144-7N | EPM3512ATC144 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Dernier achat | NRND |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $17,20 | $8,75 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD - Complex Programmable Logic Device | — |
| Macro Cells | 256 | — |
| Logic Gates (usable) | 5,000 | — |
| Number of Logic Array Blocks (LABs) | 16 | — |
| User I/Os | 116 | — |
| Propagation Delay (tPD) | 7.5 ns | [DATA_NEEDED: tPD in ns] |
| Maximum Internal Frequency | 126.6 MHz | — |
| Supply Voltage (VCCIO) | 3.0 V to 3.6 V | — |
| Programmable Logic Technology | CMOS EEPROM-based | — |
| In-System Programmable (ISP) | Yes (3.3 V) | — |
| Température de fonctionnement | 0C to +70C (Commercial) | 0C to +70C (commercial) |
| Boîtier | 144-pin TQFP | TQFP-144 (20x20 mm) |
| Type de montage | Surface Mount | Surface Mount |
| Logic Family | CMOS | — |
| JTAG Support | IEEE 1149.1 boundary-scan | — |
| Statut RoHS | Compliant | Compliant (lead-free suffix variants available) |
| Macrocells | — | 512 |
| Logic Array Blocks (LABs) | — | 16 |
| Maximum User I/O Pins | — | 212 |
| Core Supply Voltage | — | 3.3 V |
| Programming Technology | — | EEPROM (in-system programmable) |
| JTAG Interface | — | IEEE Std. 1149.1 (4-pin) |
| Maximum Frequency | — | 116 MHz |
| Product Terms per Macrocell | — | 32 (expandable) |
| I/O Standards | — | LVTTL, LVCMOS, 2.5 V/3.3 V/5 V tolerant |
| Niveau MSL | — | 3 |