EPM3512AFC-7N vs EPM3256AFC256-10N Comparaison

Comparaison détaillée côte à côte de EPM3512AFC-7N par Intel et EPM3256AFC256-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC-7N EPM3256AFC256-10N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Actif Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $26,40 $25,95
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 256
Logic Array Blocks (LABs) 16 —
User I/Os 208 —
Dedicated Inputs 16 —
Propagation Delay (tPD) 7.5 ns (speed grade -7) —
Boîtier BGA-256 (FineLine BGA) 256-pin FineLine BGA
Logic Family CMOS, EEPROM-based CMOS
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) MultiVolt: 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant —
In-System Programmability Yes - IEEE Std. 1532 / JTAG (IEEE 1149.1) —
Programming Interface JTAG (4-wire TCK/TMS/TDI/TDO) —
Température de fonctionnement 0 C to +70 C (commercial) 0 C to 70 C (commercial)
Type de montage Surface Mount (BGA) —
Statut RoHS [DATA_NEEDED: RoHS status] —
Usable Gates — 5,000 gates
Maximum User I/O — 161
Pin-to-Pin Logic Delay — 10 ns
Maximum Counter Frequency — 227.3 MHz
Core Voltage — 3.3 V
I/O Logic Level Compatibility — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programmability — EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE 1532 / JTAG (TDI, TDO, TMS, TCK)
PCI Compliance — PCI Local Bus Specification Rev 2.2 (at -10 grade)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis