EPM3512AFC256-10 vs EPM3512AFC256-21 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-10 par Altera et EPM3512AFC256-21 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-10 EPM3512AFC256-21
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $17,50 $18,75
Family MAX 3000A —
Macrocells 512 —
Logic Array Blocks (LABs) 16 16
Usable Gates 10,000 10,000
Maximum I/O Pins 208 —
Pin-to-Pin Delay (tPD) 10 ns —
Maximum Counter Frequency 87 MHz —
Supply Voltage (VCCINT) 3.3 V —
I/O Voltage Tolerance 5-V tolerant —
Programmable Technology CMOS EEPROM —
In-System Programmability Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) —
Boîtier 256-pin FBGA FBGA-256 (FineLine BGA)
Plage de température de fonctionnement [DATA_NEEDED: industrial/commercial operating temperature range] —
Nombre de broches 256 —
Type de montage Surface Mount Surface Mount (BGA)
Statut RoHS unknown [DATA_NEEDED: RoHS compliance status]
Architecture MAX (Multiple Array matriX) EEPROM-based —
Device Family — MAX 3000A
Logic Elements / Macrocells — 512 macrocells
Maximum Operating Frequency — 87 MHz
Température de fonctionnement — -40C to +85C (industrial)
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (multi-volt I/O)
Programmable Pins (max) — [DATA_NEEDED: maximum user I/O pin count]
Programming Interface — JTAG / IEEE Std. 1532 ISP
Type de mémoire — Non-volatile EPROM/EEPROM cell array
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis