EPM3512AFC256-23 vs EPM3512AFC256-20 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-23 par Altera et EPM3512AFC256-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-23 EPM3512AFC256-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $15,75 $9,75
Family MAX 3000A MAX 3000A
Macrocells 512 512
Usable Gates 10,000 —
Logic Array Blocks (LABs) 16 (32 macrocells each) —
Maximum Operating Frequency 178.6 MHz —
Propagation Delay (tPD) 5.5 ns —
Pin-to-Pin Delay 23 ns —
Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (MultiVolt) —
User I/O Pins [DATA_NEEDED: user I/O count for FC256] —
Boîtier 256-ball FineLine BGA (FC256), 17 mm x 17 mm 256-ball FBGA (Fine-pitch BGA)
Programming Interface JTAG (IEEE Std. 1149.1) / ISP —
Process Technology 0.30 µm CMOS EEPROM —
Température de fonctionnement [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: operating temperature range]
Type de montage Surface Mount (BGA) Surface Mount
Typical Usable Gates — 10,000
Speed Grade — -20 (20 ns tPD)
Nombre de broches — 256
Operating Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
I/O Standards — LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant
Program Memory Type — EEPROM (non-volatile)
In-System Programmability — Yes (JTAG IEEE 1149.1)
JTAG Support — Yes (boundary-scan + ISP)
Statut RoHS — [DATA_NEEDED: RoHS compliance status]
Niveau MSL — [DATA_NEEDED: MSL moisture sensitivity level]
Configuration Memory — Internal EEPROM

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis