EPM3512AFC256-2N vs EPM3256AFC256-10N Comparaison
Comparaison détaillée côte à côte de EPM3512AFC256-2N par Intel et EPM3256AFC256-10N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3512AFC256-2N | EPM3256AFC256-10N |
|---|---|---|
| Marque | Intel | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $25,80 | $25,95 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 256 |
| Logic Array Blocks (LABs) | 32 | — |
| Maximum User I/O Pins | 212 | — |
| Propagation Delay (tPD) | [DATA_NEEDED: tPD in ns] | — |
| Maximum Operating Frequency | [DATA_NEEDED: fMAX in MHz] | — |
| Process Technology | 0.30 µm CMOS EEPROM | — |
| Configuration Memory | Non-volatile EEPROM | — |
| In-System Programmability | IEEE Std. 1532 JTAG | — |
| VCCINT (Core Supply) | 3.3 V | — |
| VCCIO (I/O Supply) | 2.5 V / 3.3 V / 5.0 V MultiVolt | — |
| PCI Compliance | 3.3 V PCI-compliant | PCI Local Bus Specification Rev 2.2 (at -10 grade) |
| Boîtier | 256-ball FineLine BGA (FC-256) | 256-pin FineLine BGA |
| Operating Temperature (Commercial) | 0 °C to +70 °C | — |
| Statut RoHS | Compliant | — |
| Lead-Free | Yes | — |
| Type de montage | Surface Mount (BGA) | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 5,000 gates |
| Maximum User I/O | — | 161 |
| Pin-to-Pin Logic Delay | — | 10 ns |
| Maximum Counter Frequency | — | 227.3 MHz |
| Core Voltage | — | 3.3 V |
| I/O Logic Level Compatibility | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt) |
| Programmability | — | EEPROM, in-system programmable (ISP) |
| JTAG Interface | — | IEEE 1532 / JTAG (TDI, TDO, TMS, TCK) |
| Logic Family | — | CMOS |
| Température de fonctionnement | — | 0 C to 70 C (commercial) |