EPM3512AFC256-7 vs EPM3512AFC256-5C Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-7 par Intel et EPM3512AFC256-5C par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-7 EPM3512AFC256-5C
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $58,40 $28,95
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Logic Array Blocks (LABs) 16 —
User I/O Pins 212 212 (max)
Usable Gates 10,000 10,000
Pin-to-Pin Logic Delay 7.5 ns —
Counter Frequency (max) 227.3 MHz —
Supply Voltage - Core (VCCINT) 3.0 V to 3.6 V (3.3 V typ.) 3.3 V
I/O Voltage (VCCIO) 5.0 V / 3.3 V / 2.5 V (MultiVolt) 2.5 V / 3.3 V / 5.0 V (banked MultiVolt I/O)
Boîtier 256-ball FineLine BGA (FBGA-256) 256-ball FBGA, 17 mm × 17 mm, 1.0 mm pitch
Programming EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant) —
Température de fonctionnement [DATA_NEEDED: operating temperature grade] 0 °C to +70 °C (commercial, "C" grade)
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Configuration Memory Non-volatile EEPROM —
Maximum Operating Frequency — 95.2 MHz
Pin-to-Pin Delay (tPD) — 5 ns
Programming Interface — IEEE Std. 1532 / JTAG (4-wire) in-system programmable
Technology — EEPROM-based macrocell, non-volatile

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis