EPM3512AFC256-7N vs EPM3512AFC256-7 Comparaison

Comparaison détaillée côte à côte de EPM3512AFC256-7N par Altera et EPM3512AFC256-7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AFC256-7N EPM3512AFC256-7
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $61,00 $58,40
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10,000 10,000
User I/Os 208 —
Logic Blocks 16 (32 macrocells each) —
Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency (fMAX) 116.3 MHz —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
5V Tolerant I/O Yes —
In-System Programmability IEEE Std. 1532 compliant —
Programming Interface JTAG (IEEE 1149.1) —
Process Technology CMOS EEPROM, 0.30 um —
Boîtier 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch 256-ball FineLine BGA (FBGA-256)
Température de fonctionnement 0 C to 70 C (commercial) [DATA_NEEDED: operating temperature grade]
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Device Type — CPLD (Complex Programmable Logic Device)
Logic Array Blocks (LABs) — 16
User I/O Pins — 212
Pin-to-Pin Logic Delay — 7.5 ns
Counter Frequency (max) — 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.0 V to 3.6 V (3.3 V typ.)
I/O Voltage (VCCIO) — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programming — EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant)
Configuration Memory — Non-volatile EEPROM

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis