EPM3512AQC208-10 vs EPM3512AQC208-3 Comparaison

Comparaison détaillée côte à côte de EPM3512AQC208-10 par Altera et EPM3512AQC208-3 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AQC208-10 EPM3512AQC208-3
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Dernier achat
Statut du stock In Stock In Stock
Prix unitaire (USD) $22,10 $27,80
Family MAX 3000A MAX 3000A
Usable Gates 10,000 —
Macrocells 512 512
Logic Array Blocks (LABs) 32 16 (32 macrocells each)
User I/Os 208 —
Propagation Delay (tPD) 7.5 ns —
Maximum Frequency (fCNT) 116.3 MHz —
Supply Voltage (VCCINT) 3.3 V —
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes (IEEE Std. 1532) Yes (IEEE Std. 1532 compliant)
JTAG Boundary Scan Yes (IEEE 1149.1) —
PCI Compliance PCI Local Bus Spec Rev. 2.2 (-10 speed grade) —
Boîtier 208-pin PQFP PQFP-208
Température de fonctionnement 0C to +70 C (commercial) [DATA_NEEDED: industrial/commercial grade range]
Statut RoHS [DATA_NEEDED: RoHS status not in verified data] [DATA_NEEDED: confirm from datasheet]
Device Type — CPLD (Complex Programmable Logic Device)
Maximum User I/O Pins — 172
Speed Grade — -3
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Bank Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (multiVolt)
Boundary-Scan Test — Yes (IEEE Std. 1149.1 / JTAG)
Program/Erase Cycles — 100 minimum [DATA_NEEDED: exact datasheet figure]
Non-Volatile Configuration — Yes (EEPROM-based)
Type de montage — Surface Mount
Niveau MSL — [DATA_NEEDED: moisture sensitivity level]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis