EPM3512AQC208-2 vs EPM3512AQC208-10 Comparaison
Comparaison détaillée côte à côte de EPM3512AQC208-2 par Altera et EPM3512AQC208-10 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM3512AQC208-2 | EPM3512AQC208-10 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $18,75 | $22,10 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| User I/O Pins | 172 | — |
| Logic Array Blocks (LABs) | 16 | 32 |
| Speed Grade | -2 | — |
| Boîtier | PQFP-208 (QC) | 208-pin PQFP |
| Supply Voltage (Core) | 3.3 V | — |
| Output Drive Voltage | 2.5 V / 3.3 V programmable | — |
| Input Voltage Tolerance | 2.5 V / 3.3 V / 5.0 V | — |
| Process Technology | 0.30 µm EEPROM | — |
| Program/Erase Endurance | 100 cycles (typical) | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | Yes (IEEE Std. 1532) |
| User I/O Banks | 4 | — |
| Plage de température de fonctionnement | Commercial (0C to +70C) | — |
| Type de montage | Surface Mount | — |
| Statut RoHS | Non-compliant (legacy PQFP) | [DATA_NEEDED: RoHS status not in verified data] |
| Lead-Free | No (SnPb lead finish) | — |
| Security Bit | Yes (programmable) | — |
| Usable Gates | — | 10,000 |
| User I/Os | — | 208 |
| Propagation Delay (tPD) | — | 7.5 ns |
| Maximum Frequency (fCNT) | — | 116.3 MHz |
| Supply Voltage (VCCINT) | — | 3.3 V |
| Configuration Memory | — | EEPROM (non-volatile) |
| JTAG Boundary Scan | — | Yes (IEEE 1149.1) |
| PCI Compliance | — | PCI Local Bus Spec Rev. 2.2 (-10 speed grade) |
| Température de fonctionnement | — | 0C to +70 C (commercial) |