EPM3512AQC208-2 vs EPM3512AQC208-7N Comparaison
Comparaison détaillée côte à côte de EPM3512AQC208-2 par Altera et EPM3512AQC208-7N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Altera
EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera
EPM3512AQC208-7N ⚠ Dernier achatComparaison des spécifications
| Paramètre | EPM3512AQC208-2 | EPM3512AQC208-7N |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Dernier achat |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $18,75 | $41,41 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | — |
| User I/O Pins | 172 | — |
| Logic Array Blocks (LABs) | 16 | 32 |
| Speed Grade | -2 | -7 |
| Boîtier | PQFP-208 (QC) | 208-Pin PQFP / FQFP-208 (Plastic Quad Flat Pack, gull-wing) |
| Supply Voltage (Core) | 3.3 V | — |
| Output Drive Voltage | 2.5 V / 3.3 V programmable | — |
| Input Voltage Tolerance | 2.5 V / 3.3 V / 5.0 V | — |
| Process Technology | 0.30 µm EEPROM | 0.30 µm CMOS EEPROM |
| Program/Erase Endurance | 100 cycles (typical) | — |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| User I/O Banks | 4 | — |
| Plage de température de fonctionnement | Commercial (0C to +70C) | — |
| Type de montage | Surface Mount | — |
| Statut RoHS | Non-compliant (legacy PQFP) | Compliant |
| Lead-Free | No (SnPb lead finish) | — |
| Security Bit | Yes (programmable) | — |
| Logic Capacity | — | 512 macrocells, 10,000 usable gates |
| Macrocells per LAB | — | 16 |
| User I/Os | — | 172 |
| Propagation Delay (tPD) | — | 7.5 ns |
| Maximum Frequency (fCNT) | — | 116.3 MHz |
| Supply Voltage (VCCINT) | — | 3.3 V (3.0 V to 3.6 V) |
| I/O Bank Count | — | 4 (MultiVolt) |
| Supported I/O Standards | — | 1.8 V / 2.5 V / 3.3 V LVTTL/LVCMOS |
| Configuration | — | Non-volatile EEPROM, in-system programmable (ISP) |
| JTAG Interface | — | IEEE 1149.1 BST + IEEE 1532 ISP |
| Température de fonctionnement | — | 0 °C to +70 °C (commercial) |