EPM3512AQC208-2 vs EPM3512AQC208-7N Comparação

Comparação detalhada lado a lado de EPM3512AQC208-2 por Altera e EPM3512AQC208-7N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Altera
EPM3512AQC208-7N EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N ⚠ Última compra

Comparação de especificações

Parâmetro EPM3512AQC208-2 EPM3512AQC208-7N
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Última compra
Status do estoque In Stock In Stock
Preço unitário (USD) $18,75 $41,41
Family MAX 3000A MAX 3000A
Macrocells 512 —
User I/O Pins 172 —
Logic Array Blocks (LABs) 16 32
Speed Grade -2 -7
Encapsulamento PQFP-208 (QC) 208-Pin PQFP / FQFP-208 (Plastic Quad Flat Pack, gull-wing)
Supply Voltage (Core) 3.3 V —
Output Drive Voltage 2.5 V / 3.3 V programmable —
Input Voltage Tolerance 2.5 V / 3.3 V / 5.0 V —
Process Technology 0.30 µm EEPROM 0.30 µm CMOS EEPROM
Program/Erase Endurance 100 cycles (typical) —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
User I/O Banks 4 —
Faixa de temperatura de operação Commercial (0C to +70C) —
Tipo de montagem Surface Mount —
Status RoHS Non-compliant (legacy PQFP) Compliant
Lead-Free No (SnPb lead finish) —
Security Bit Yes (programmable) —
Logic Capacity — 512 macrocells, 10,000 usable gates
Macrocells per LAB — 16
User I/Os — 172
Propagation Delay (tPD) — 7.5 ns
Maximum Frequency (fCNT) — 116.3 MHz
Supply Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Bank Count — 4 (MultiVolt)
Supported I/O Standards — 1.8 V / 2.5 V / 3.3 V LVTTL/LVCMOS
Configuration — Non-volatile EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE 1149.1 BST + IEEE 1532 ISP
Temperatura de operação — 0 °C to +70 °C (commercial)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação