EPM3512AQC208-7N vs EPM3512AQC208-7 Comparaison

Comparaison détaillée côte à côte de EPM3512AQC208-7N par Altera et EPM3512AQC208-7 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Altera
EPM3512AQC208-7N EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N ⚠ Dernier achat

Comparaison des spécifications

Paramètre EPM3512AQC208-7N EPM3512AQC208-7
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Dernier achat NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $41,41 $41,72
Family MAX 3000A MAX 3000A
Logic Capacity 512 macrocells, 10,000 usable gates —
Logic Array Blocks (LABs) 32 —
Macrocells per LAB 16 —
User I/Os 172 172
Propagation Delay (tPD) 7.5 ns 7.5 ns
Maximum Frequency (fCNT) 116.3 MHz —
Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) 3.3 V
I/O Bank Count 4 (MultiVolt) —
Supported I/O Standards 1.8 V / 2.5 V / 3.3 V LVTTL/LVCMOS —
Process Technology 0.30 µm CMOS EEPROM CMOS EEPROM, 0.30 um
Configuration Non-volatile EEPROM, in-system programmable (ISP) —
JTAG Interface IEEE 1149.1 BST + IEEE 1532 ISP —
Boîtier 208-Pin PQFP / FQFP-208 (Plastic Quad Flat Pack, gull-wing) 208-Pin PQFP (FQFP, gull-wing)
Température de fonctionnement 0 °C to +70 °C (commercial) 0 C to +70 C (commercial)
Statut RoHS Compliant Compliant
Speed Grade -7 —
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 512
Usable Gates — 10,000
Counter Frequency (fCNT) — 116.3 MHz
Logic Elements / LEs — N/A (CPLD macrocell architecture)
I/O Standards Supported — 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O)
Programming — In-System Programmable via JTAG (IEEE Std. 1532)
Lead-Free — Yes

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis