EPM3512AQC210-7 vs EPM3512AQC208-10N Comparaison

Comparaison détaillée côte à côte de EPM3512AQC210-7 par Altera et EPM3512AQC208-10N par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM3512AQC210-7 EPM3512AQC208-10N
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,85 $42,80
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Logic Array Blocks (LABs) 16 16
Maximum User I/O Pins 172 —
Dedicated Input Pins 12 —
Boîtier PQFP-208 208-pin PQFP (Plastic Quad Flat Pack)
Nombre de broches 208 —
Type de montage Surface Mount —
Operating Voltage (Core) 3.3 V —
Min Supply Voltage 3.0 V —
Max Supply Voltage 3.6 V —
I/O Voltage Support 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) —
Pin-to-Pin Delay 7 ns (speed grade -7) 4.5 ns (-10 speed grade)
Speed Grade 7 ns -10
In-System Programmability Yes (JTAG, IEEE 1149.1) —
Température de fonctionnement [DATA_NEEDED: operating temperature range] 0 C to 70 C (commercial)
Non-Volatile Configuration Yes (EEPROM-based) —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status not in verified web data]
Usable Gates — Up to 10,000
User I/Os — 172
Tension d'alimentation — 3.3 V
Maximum Internal Frequency — 227.3 MHz
Process Technology — CMOS EEPROM
In-System Programming — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Built-in, IEEE 1149.1 compliant
I/O Standards — MultiVolt (1.8V / 2.5V / 3.3V)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis