EPM5016DC-20 vs EPM5032JC25 Comparaison

Comparaison détaillée côte à côte de EPM5016DC-20 par Altera et EPM5032JC25 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5016DC-20 EPM5032JC25
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $16,50 $23,95
Family MAX 5000 MAX 5000
Device Type EPLD (UV-Erasable Programmable Logic Device) —
Macrocells 16 —
Product Terms 160 320
Dedicated Inputs 7 7
I/O Pins 8 —
Propagation Delay (tPD) 20 ns 25 ns
Fréquence d'horloge maximale 62.5 MHz —
Maximum Supply Voltage 5.25 V —
Nominal Supply Voltage 5.0 V —
Process Technology CMOS, UV-erasable —
Architecture PAL-type macrocell with Programmable Interconnect Array (PIA) PAL-type macrocells with global Programmable Interconnect Array (PIA)
Package Type 20-pin Ceramic DIP (Cerdip) with UV window —
Package Suffix Code DC = Ceramic DIP, Commercial —
Speed Grade -20 = 20 ns tPD —
Température de fonctionnement [DATA_NEEDED: operating temperature range] —
Programming Method UV erase + EPROM-style programming via Altera programming hardware —
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status]
Device — EPM5032
Logic Elements — 32 macrocells
Maximum Internal Frequency — 62.5 MHz
Flip-Flops — 32
Bidirectional I/O Pins — 16
Total Inputs to Array — 24
Nombre de sorties — 16
Technology — CMOS EPROM, UV-erasable (windowed) / OTP
Tension d'alimentation — 5 V (TTL-level I/O)
Boîtier — 28-pin PLCC (JC)
Type de montage — Surface Mount

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis