EPM5016LC-17 vs EPM5016PC-1 Comparaison
Comparaison détaillée côte à côte de EPM5016LC-17 par Altera et EPM5016PC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5016LC-17 | EPM5016PC-1 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $10,95 | $9,95 |
| Family | MAX 5000 EPLD | MAX 5000 EPLD |
| Technology | CMOS, UV-erasable | — |
| Macrocells | 16 | 16 |
| Product Terms | 160 | — |
| Dedicated Inputs | 7 | — |
| I/O Pins | 8 | — |
| Total Input Pins | 16 | — |
| Outputs | 8 | — |
| External Clock Inputs | 1 | — |
| Propagation Delay (tPD) | 17 ns | 35 ns |
| Architecture | PAL-type with Programmable Interconnect Array (PIA) | — |
| Boîtier | Windowed Ceramic DIP (LC) | PDIP-20 (plastic DIP, through-hole) |
| Tension d'alimentation | [DATA_NEEDED: VCC range] | — |
| Température de fonctionnement | [DATA_NEEDED: temperature grade] | 0 C to +70 C (commercial) |
| Statut RoHS | [DATA_NEEDED: RoHS compliance] | Non-compliant (PDIP with SnPb leads, pre-RoHS era) |
| Logic Compatibility | TTL/CMOS | — |
| Usable Gates | — | 200 |
| Logic Array Blocks (LABs) | — | 1 |
| Maximum Frequency (fMAX) | — | 62 MHz |
| Setup Time (tSU) | — | [DATA_NEEDED: setup time ns] |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Supply Current (ICC) | — | 50 mA typical |
| Nombre de broches | — | 20 |
| Configuration Memory | — | CMOS EEPROM (UV-erasable) |
| Programming Interface | — | Altera 4-pin JTAG-style (MasterBlaster / ByteBlaster) |