EPM5016PC-1 vs EPM5016DI-20 Comparaison
Comparaison détaillée côte à côte de EPM5016PC-1 par Altera et EPM5016DI-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5016PC-1 | EPM5016DI-20 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $8,50 |
| Family | MAX 5000 EPLD | MAX 5000 |
| Macrocells | 16 | 16 |
| Usable Gates | 200 | — |
| Logic Array Blocks (LABs) | 1 | — |
| Propagation Delay (tPD) | 35 ns | 20 ns |
| Maximum Frequency (fMAX) | 62 MHz | — |
| Setup Time (tSU) | [DATA_NEEDED: setup time ns] | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Supply Current (ICC) | 50 mA typical | — |
| Température de fonctionnement | 0 C to +70 C (commercial) | [DATA_NEEDED: operating temperature range] |
| Boîtier | PDIP-20 (plastic DIP, through-hole) | 20-pin Ceramic DIP (DI), windowed |
| Nombre de broches | 20 | — |
| Configuration Memory | CMOS EEPROM (UV-erasable) | — |
| Programming Interface | Altera 4-pin JTAG-style (MasterBlaster / ByteBlaster) | — |
| Statut RoHS | Non-compliant (PDIP with SnPb leads, pre-RoHS era) | [DATA_NEEDED: RoHS compliance] |
| Device Type | — | EPLD (UV-erasable CMOS) |
| Fréquence d'horloge maximale | — | 62.5 MHz |
| Total Inputs | — | 16 |
| Dedicated Inputs | — | 7 |
| Configurable I/O Pins | — | 8 |
| External Clock Inputs | — | 1 |
| Product Terms per Output | — | 8 |
| Output Functions per Macrocell | — | 8 |
| Technology | — | CMOS EPROM |
| Programmable Interconnect | — | PIA (Programmable Interconnect Array) |
| Speed Grade | — | -20 (20 ns tPD) |
| Tension d'alimentation | — | [DATA_NEEDED: VCC nominal] |