EPM5032DI-20 vs EPM5032DC-15 Comparaison

Comparaison détaillée côte à côte de EPM5032DI-20 par Intel et EPM5032DC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032DI-20 EPM5032DC-15
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,75 $9,95
Family MAX 5000 (Altera legacy EPLD) MAX 5000
Architecture CMOS PAL-type EPLD with PIA —
Macrocells 32 32
Dedicated Inputs 7 —
Bidirectional I/O Pins 16 —
Product Terms 320 (maximum) —
Flip-Flops 16 (one per macrocell) —
Fréquence d'horloge maximale 62.5 MHz —
Pin-to-Pin Delay 20 ns (speed grade -20) —
Boîtier Ceramic DIP-20 (windowed, UV-erasable) CERDIP-28 (windowed, through-hole)
Température de fonctionnement Industrial (per 'I' suffix) 0C to +70C (commercial)
Programming UV-erasable CMOS, JEDEC fuse file —
Development Tool Altera MAX+PLUS II (legacy) —
Statut RoHS [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] unknown
Device Type — UV-erasable EPLD (PAL-type CMOS)
Usable Gates — 600
Propagation Delay (tPD) — 15 ns
Maximum Toggle Frequency (fMAX) — 83.3 MHz
Supply Voltage (VCC) — 5 V (nominal)
Logic Family — CMOS, TTL-compatible I/O
Programmable Pins — 16 bidirectional I/O + 4 dedicated input = 20
Total Package Pins — 28
Type de montage — Through-Hole (DIP)
Erasure Method — UV light through ceramic quartz window
Process Technology — CMOS

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis