EPM5032JC-20 vs EPM5032LC-15 Comparaison
Comparaison détaillée côte à côte de EPM5032JC-20 par Altera et EPM5032LC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5032JC-20 | EPM5032LC-15 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $8,20 |
| Product Type | UV-erasable Programmable Logic Device (PLD) | — |
| Family | MAX 5000 | MAX 5000 EPLD |
| Macrocells | 32 | 32 |
| Logic Array Blocks (LABs) | 1 | 4 |
| Product Terms (P-terms) | 320 | — |
| Propagation Delay (tPD) | 20 ns | — |
| Fréquence d'horloge maximale | 62.5 MHz | — |
| Setup Time | 10 ns | — |
| I/O Lines | 16 (bidirectional) | — |
| Dedicated Inputs | 8 | 7 |
| Total Inputs | 24 | — |
| Boîtier | 68-pin JLCC (windowed ceramic) | JLCC-28 (windowed ceramic) |
| Process Technology | CMOS | — |
| Erase Method | UV (12V VPP + ultraviolet exposure) | — |
| Programming Voltage (VPP) | 12 V | — |
| Architecture | PAL-type AND-OR array with PIA interconnect | PAL-type AND/OR with PIA |
| Statut du cycle de vie | Obsolete (legacy Altera MAX 5000) | — |
| Usable Gates | — | 600 |
| Bidirectional I/O Pins | — | 16 |
| Maximum Operating Frequency | — | 83.3 MHz |
| Pin-to-Pin Delay (tPD) | — | 15 ns |
| Supply Voltage (VCC) | — | 5 V (4.75 V to 5.25 V) |
| Technology | — | CMOS EPROM, 1.0 um process |
| Programmability | — | UV-Erasable / OTP |
| Température de fonctionnement | — | 0C to +70C (commercial) |
| Statut RoHS | — | Non-compliant (contains Pb, ceramic-windowed package) |