EPM5032JC25 vs EPM5016DC-20 Comparaison

Comparaison détaillée côte à côte de EPM5032JC25 par Altera et EPM5016DC-20 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032JC25 EPM5016DC-20
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $23,95 $16,50
Family MAX 5000 MAX 5000
Device EPM5032 —
Logic Elements 32 macrocells —
Propagation Delay (tPD) 25 ns 20 ns
Maximum Internal Frequency 62.5 MHz —
Product Terms 320 160
Flip-Flops 32 —
Dedicated Inputs 7 7
Bidirectional I/O Pins 16 —
Total Inputs to Array 24 —
Nombre de sorties 16 —
Architecture PAL-type macrocells with global Programmable Interconnect Array (PIA) PAL-type macrocell with Programmable Interconnect Array (PIA)
Technology CMOS EPROM, UV-erasable (windowed) / OTP —
Tension d'alimentation 5 V (TTL-level I/O) —
Boîtier 28-pin PLCC (JC) —
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Device Type — EPLD (UV-Erasable Programmable Logic Device)
Macrocells — 16
I/O Pins — 8
Fréquence d'horloge maximale — 62.5 MHz
Maximum Supply Voltage — 5.25 V
Nominal Supply Voltage — 5.0 V
Process Technology — CMOS, UV-erasable
Package Type — 20-pin Ceramic DIP (Cerdip) with UV window
Package Suffix Code — DC = Ceramic DIP, Commercial
Speed Grade — -20 = 20 ns tPD
Température de fonctionnement — [DATA_NEEDED: operating temperature range]
Programming Method — UV erase + EPROM-style programming via Altera programming hardware

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis