EPM5032LC-20 vs EPM5032PC-15 Comparaison

Comparaison détaillée côte à côte de EPM5032LC-20 par Altera et EPM5032PC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5032LC-20 EPM5032PC-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,40 $8,10
Device Family MAX 5000 MAX 5000
Product Type EPLD / CPLD (One-Time Programmable / UV-Erasable) —
Usable Gates 600 gates 600
Macrocells 32 —
Logic Blocks (LABs) 1 —
Speed Grade -20 (20 ns pin-to-pin) 15 (15 ns tPD)
Maximum Frequency 71.4 MHz —
Propagation Delay (tPD) 20 ns 15 ns
Supply Voltage (VCC) 5 V ±5% —
Température de fonctionnement 0 °C to +70 °C (commercial; -55 °C to +125 °C military per /883B variants) 0C to +70C (commercial)
Dedicated Inputs 7 7
Bidirectional I/O Pins 16 16
Total Inputs 24 —
Output Functions 16 —
Product Terms per Output 16 —
Programmable Interconnect Programmable Interconnect Array (PIA) —
Boîtier LCC-28 (Plastic Leaded Chip Carrier, J-lead) 28-pin PDIP (PC suffix = windowed CerDIP)
Type de montage Surface Mount Through-Hole (DIP)
Statut RoHS [DATA_NEEDED: RoHS status] Non-compliant (CerDIP window, contains Be)
Niveau MSL [DATA_NEEDED: MSL] —
Device Type — EPLD (Erasable PLD)
Macro Cells — 32
Logic Elements / LABs — 1 LAB (4 macrocells per group)
Maximum Internal Frequency — 76.9 MHz (some sources list 83.3 MHz)
Operating Voltage (VCC) — 5 V (typ.)
Technology Node — 0.8 micron CMOS
Configuration Memory — UV-Erasable EPROM
Total Array Inputs — 24
Pin/Package Suffix — PC = Windowed Ceramic DIP
Programming Tool — Altera Logic Programmer + MAX+plus II
Lead-Free — No

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis