EPM5064JC1 vs EPM5064LC-2 Comparaison

Comparaison détaillée côte à côte de EPM5064JC1 par Altera et EPM5064LC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064JC1 EPM5064LC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $1,05 $8,40
Family MAX 5000 —
Device Type CPLD / EPLD (Erasable PLD) —
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
Usable Gates 1.25K —
Maximum Operating Frequency (fCNT) 62.5 MHz —
External Clock Input (max) 50 MHz —
I/O Pins 28 —
Dedicated Inputs 7 —
Total Inputs 36 (28 I/O + 7 dedicated + 1 clock) —
Operating Voltage (VCC) 5 V —
Program Type EPROM (one-time programmable, UV-erasable) —
Process Technology CMOS CMOS, OTP EPROM (UV-erasable base)
Boîtier 44-pin PLCC (J-Lead) PLCC-44 (J-Lead, plastic)
Operating Temperature (JC suffix) 0°C to +70°C (commercial) —
Supply Current (ICC) [DATA_NEEDED: ICC maximum] —
Statut RoHS unknown [DATA_NEEDED: not specified in source]
Lead-Free Status unknown —
Device Family — MAX 5000
Product Type — CPLD (Complex Programmable Logic Device)
Logic Elements per LAB — 16
Number of Inputs — 36 (7 dedicated + 28 I/O)
Number of I/O Pins — 28
Number of Flip-Flops — 28
Propagation Delay (tPD) — 45 ns
Maximum Internal Frequency — 40 MHz
Programmable Polarity — Yes
Programmable Output Enable — Yes, per macrocell
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Température de fonctionnement — -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source]
Type de montage — Surface Mount
Programming Method — Altera byte-wide / JTAG programmer

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis