EPM5064JC1 vs EPM5064LC-2 Comparação

Comparação detalhada lado a lado de EPM5064JC1 por Altera e EPM5064LC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5064JC1 EPM5064LC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $1,05 $8,40
Family MAX 5000 —
Device Type CPLD / EPLD (Erasable PLD) —
Macrocells 64 64
Logic Array Blocks (LABs) 4 4
Usable Gates 1.25K —
Maximum Operating Frequency (fCNT) 62.5 MHz —
External Clock Input (max) 50 MHz —
I/O Pins 28 —
Dedicated Inputs 7 —
Total Inputs 36 (28 I/O + 7 dedicated + 1 clock) —
Operating Voltage (VCC) 5 V —
Program Type EPROM (one-time programmable, UV-erasable) —
Process Technology CMOS CMOS, OTP EPROM (UV-erasable base)
Encapsulamento 44-pin PLCC (J-Lead) PLCC-44 (J-Lead, plastic)
Operating Temperature (JC suffix) 0°C to +70°C (commercial) —
Supply Current (ICC) [DATA_NEEDED: ICC maximum] —
Status RoHS unknown [DATA_NEEDED: not specified in source]
Lead-Free Status unknown —
Device Family — MAX 5000
Product Type — CPLD (Complex Programmable Logic Device)
Logic Elements per LAB — 16
Number of Inputs — 36 (7 dedicated + 28 I/O)
Number of I/O Pins — 28
Number of Flip-Flops — 28
Propagation Delay (tPD) — 45 ns
Maximum Internal Frequency — 40 MHz
Programmable Polarity — Yes
Programmable Output Enable — Yes, per macrocell
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Temperatura de operação — -40 C to +85 C (commercial LC grade) [DATA_NEEDED: explicit min/max in source]
Tipo de montagem — Surface Mount
Programming Method — Altera byte-wide / JTAG programmer

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação