EPM5064JI-1 vs EPM5064LI Comparaison

Comparaison détaillée côte à côte de EPM5064JI-1 par Intel et EPM5064LI par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5064JI-1 EPM5064LI
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $3,40 $9,95
Family MAX 5000 MAX 5000
Device Type EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 64 64
User I/O Pins [DATA_NEEDED: user I/O count from datasheet] —
Boîtier 68-pin PLCC (windowed ceramic) —
Logic Elements [DATA_NEEDED: total logic elements] —
Propagation Delay (tPD) [DATA_NEEDED: combinational tPD from datasheet] 55 ns (typical)
Tension d'alimentation 5 V —
Température de fonctionnement [DATA_NEEDED: commercial vs industrial grade temp range] —
Process Technology CMOS, UV-erasable 1-micron EPIC CMOS
Speed Grade JI-1 (commercial, -10/-12/-15 family) —
Programmability UV-erasable (windowed package) —
Data Retention 25 years (per MAX 5000 datasheet) —
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: not stated in provided data] [DATA_NEEDED: confirm RoHS status - legacy Altera part]
Logic Array Blocks (LABs) — 4
Number of Terminals — 44
Package Code — QCCJ (PLCC-44, J-bend)
Package Shape — Square
Configuration Memory — UV-Erasable / OTP (EPROM-based)
Supply Voltage (VCC) — 4.5 V to 5.5 V
Operating Temperature Grade — Industrial
Fréquence d'horloge maximale — 33.3 MHz
I/O Pins — 28 bidirectional
Dedicated Inputs — 7
Total User Inputs — 36
Latch-up Immunity — 500 mA typical at 125 C

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis