EPM5128GC-1 vs EPM5128GC-2 Comparaison

Comparaison détaillée côte à côte de EPM5128GC-1 par Altera et EPM5128GC-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128GC-1 EPM5128GC-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $18,95 $8,95
Family MAX 5000 MAX 5000
Device Type UV-erasable CMOS CPLD —
Macrocells 128 128
Usable Gates 2,500 —
Dedicated Inputs 7 —
Maximum User I/O Pins 52 —
Nominal Supply Voltage 5 V —
Supply Voltage Range 4.75 V to 5.25 V —
Maximum Operating Frequency 62.5 MHz 50 MHz
Propagation Delay (tPD) 16 ns (typical, -1 speed grade) Approx. 25 ns (typical, -2 speed grade)
Boîtier PGA-96+ (Pin Grid Array, ceramic windowed) —
Technology CMOS, UV-erasable EPROM —
Température de fonctionnement -40C to +85C (industrial) 0C to +70C (commercial)
IOL / IOH 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec]) —
Security Bit Programmable, prevents readback —
Programming Method UV erase + EPROM program (or device programmer) —
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy] —
Logic Elements / Gates — 2,500 usable gates
Number of Usable Gates — 2,500
Supply Voltage (VCC) — 5 V (nominal)
Package Type — 68-pin PGA (Pin Grid Array)
Package Code (per Partstack) — WPGA
Number of Terminals — 68
Programming Technology — UV-erasable EPROM
Grade (per Partstack) — COMMERCIAL
Terminal Form — PIN/PEG
Configuration Memory — Non-volatile, one-time programmable (erasable via UV)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis