EPM5128GC-1 vs EPM5128JC-1 Comparaison

Comparaison détaillée côte à côte de EPM5128GC-1 par Altera et EPM5128JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128GC-1 EPM5128JC-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $18,95 $24,95
Family MAX 5000 MAX 5000
Device Type UV-erasable CMOS CPLD Erasable Programmable Logic Device (EPLD/CPLD)
Macrocells 128 128
Usable Gates 2,500 2,500
Dedicated Inputs 7 —
Maximum User I/O Pins 52 —
Nominal Supply Voltage 5 V —
Supply Voltage Range 4.75 V to 5.25 V —
Maximum Operating Frequency 62.5 MHz 62.5 MHz
Propagation Delay (tPD) 16 ns (typical, -1 speed grade) —
Boîtier PGA-96+ (Pin Grid Array, ceramic windowed) 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier)
Technology CMOS, UV-erasable EPROM CMOS, UV-erasable EPROM
Température de fonctionnement -40C to +85C (industrial) [DATA_NEEDED: temperature grade]
IOL / IOH 100 mA / 25 mA per pin (legacy figure, [DATA_NEEDED: verify exact drive spec]) —
Security Bit Programmable, prevents readback —
Programming Method UV erase + EPROM program (or device programmer) —
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS compliance - ceramic PGA part is legacy] non_compliant (ceramic windowed package)
Logic Array Blocks (LABs) — [DATA_NEEDED: LAB count]
Pin-to-Pin Propagation Delay (tPD) — 40 ns
Supply Voltage (VCC) — 4.75 V to 5.25 V (5 V nominal)
Type de montage — Surface Mount
Programming Interface — JTAG / Altera dedicated programmer
Configuration Memory — Non-volatile EPROM (UV-erasable)
Statut du cycle de vie — Obsolete - last-time-buy inventory only

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis