EPM5128GC-2 vs EPM5128GC2 Comparaison

Comparaison détaillée côte à côte de EPM5128GC-2 par Altera et EPM5128GC2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128GC-2 EPM5128GC2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,95 $54,00
Family MAX 5000 MAX 5000
Logic Elements / Gates 2,500 usable gates —
Macrocells 128 —
Number of Usable Gates 2,500 —
Maximum Operating Frequency 50 MHz —
Propagation Delay (tPD) Approx. 25 ns (typical, -2 speed grade) —
Supply Voltage (VCC) 5 V (nominal) —
Package Type 68-pin PGA (Pin Grid Array) —
Package Code (per Partstack) WPGA —
Number of Terminals 68 —
Programming Technology UV-erasable EPROM —
Température de fonctionnement 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Grade (per Partstack) COMMERCIAL —
Terminal Form PIN/PEG —
Configuration Memory Non-volatile, one-time programmable (erasable via UV) On-chip EPROM (no external boot device)
Device Type — EPLD (Erasable Programmable Logic Device)
Macro Cells — 128
Usable Gates — 2.5K
Logic Array Blocks (LABs) — 8 (16 macro cells each)
Maximum Internal Frequency — 50 MHz
Supply Voltage VCC — 5 V
I/O Pins — 64
Dedicated Inputs — 16
Boîtier — Ceramic PGA (GC, windowed)
Programmable Flip-Flop Modes — D / T / JK / SR (selectable)
Architecture — AND/OR plane + programmable macro cell + PIA
Process Technology — CMOS EPROM
Reprogrammability — UV-erasable (windowed ceramic package)
Statut RoHS — [DATA_NEEDED: RoHS status]
Nombre de broches — [DATA_NEEDED: total PGA pin count]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis