EPM5128JC-1 vs EPM5128LC-1 Comparaison

Comparaison détaillée côte à côte de EPM5128JC-1 par Altera et EPM5128LC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5128JC-1 EPM5128LC-1
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $24,95 $8,20
Family MAX 5000 MAX 5000
Device Type Erasable Programmable Logic Device (EPLD/CPLD) —
Macrocells 128 —
Usable Gates 2,500 —
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Maximum Operating Frequency 62.5 MHz —
Pin-to-Pin Propagation Delay (tPD) 40 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (±10%)
Technology CMOS, UV-erasable EPROM —
Boîtier 68-pin CQCCJ (Windowed Ceramic J-Lead Chip Carrier) —
Type de montage Surface Mount Surface Mount (J-lead PLCC socket compatible)
Température de fonctionnement [DATA_NEEDED: temperature grade] 0C to +70C (commercial)
Programming Interface JTAG / Altera dedicated programmer —
Configuration Memory Non-volatile EPROM (UV-erasable) —
Statut RoHS non_compliant (ceramic windowed package) [DATA_NEEDED: RoHS status]
Statut du cycle de vie Obsolete - last-time-buy inventory only —
Logic Elements / Macrocells — 128 macrocells
Number of Usable Gates — [DATA_NEEDED: usable gates]
Dedicated Inputs — 7
Bidirectional I/O Pins — 52
Total User I/O — 60 (max)
Propagation Delay (tpd) — 30 ns
Process Technology — CMOS EPROM, UV-erasable
Programmability — UV-erasable / OTP (windowed package)
Package Type — 68-pin J-lead ceramic chip carrier (PLCC windowed)
JTAG Support — IEEE 1149.1 boundary-scan
Lead-Free — [DATA_NEEDED: lead-free status]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis