EPM5130JI vs EPM5130JC-1 Comparaison
Comparaison détaillée côte à côte de EPM5130JI par Altera et EPM5130JC-1 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5130JI | EPM5130JC-1 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,75 | $9,25 |
| Family | MAX 5000 | MAX 5000 |
| Device Type | UV-Erasable EPLD (CMOS EPROM) | — |
| Macrocells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 | 8 |
| Fréquence d'horloge maximale | 33.3 MHz | — |
| Propagation Delay (tPD) | 55 ns | 40 ns |
| External Clock Inputs | 1 (shared input/clock) | — |
| Interconnect | Programmable Interconnect Array (PIA) | — |
| Process Technology | 0.75 micron CMOS EPROM | CMOS |
| Tension d'alimentation | 5 V (typical) | — |
| Input Logic Standard | TTL-compatible | — |
| Package Type | Ceramic J-Leaded Chip Carrier (JLCC) with UV window | — |
| Température de fonctionnement | Commercial (0C to +70C) | 0C to +70C (commercial) |
| Program/Erase Method | UV erasure through quartz window | — |
| Statut RoHS | Non-compliant (contains Pb in ceramic package) | [DATA_NEEDED: RoHS compliance] |
| Lifecycle | Obsolete - EOL by Altera/Intel | — |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Usable Gates | — | 2,500 gates |
| Maximum Operating Frequency | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 5 V |
| Dedicated Inputs | — | 19 |
| I/O Pins | — | 80 |
| Boîtier | — | 84-pin PLCC (J-lead) |
| Type de montage | — | Surface Mount |
| Programming Technology | — | UV-erasable EPROM (quartz window) |
| External Clock Pins | — | 1 global clock |