EPM5130QC-1 vs EPM5130LC Comparaison
Comparaison détaillée côte à côte de EPM5130QC-1 par Altera et EPM5130LC par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EPM5130QC-1 | EPM5130LC |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | Obsolete | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $9,95 | $15,60 |
| Family | MAX 5000 | MAX 5000 (EPM51xx) |
| Product Type | UV-Erasable / OTP Complex PLD (CPLD) | — |
| Logic Cells / Macrocells | 128 macrocells | — |
| Usable Gates (marketing) | 5130 gates | — |
| Speed Grade | -1 | — |
| Boîtier | PQFP-100 (windowed ceramic) | JLCC-68 (J-Lead Ceramic Chip Carrier) |
| Terminal Pitch | 0.635 mm | — |
| Process Technology | CMOS | CMOS (0.7 um EPROM) |
| Configuration Memory | UV-Erasable EPROM | — |
| Tension d'alimentation | 5 V (single) | — |
| Température de fonctionnement | Commercial (0 C to +70 C) | [DATA_NEEDED: commercial/industrial/military grade] |
| Programmable Polarity | Yes (per macrocell) | — |
| Boundary Scan / JTAG | Per MAX 5000 family | — |
| Type de montage | Surface Mount | Surface Mount |
| Statut RoHS | [DATA_NEEDED: rohs status] | Non-compliant (ceramic JLCC, contains lead) |
| Series | — | MAX 5000 |
| Macrocells | — | 128 |
| Logic Array Blocks (LABs) | — | 8 |
| User I/O Pins | — | 48 |
| Total Inputs (Dedicated + I/O) | — | 68 |
| Dedicated Inputs | — | 19 |
| Propagation Delay (tPD) | — | 55 ns |
| Maximum Internal Clock Frequency | — | 50 MHz |
| Global Clock Inputs | — | 1 |
| Configuration Technology | — | UV-Erasable / OTP EPROM |
| Supply Voltage (VCC) | — | 4.5 V to 5.5 V |
| I/O Standard | — | TTL-compatible |