EPM5130QC-1 vs EPM5130LC 비교
다음의 상세 나란히 비교: EPM5130QC-1 제조: Altera 및 EPM5130LC 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EPM5130QC-1 | EPM5130LC |
|---|---|---|
| 브랜드 | Altera | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | Obsolete | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $9.95 | $15.60 |
| Family | MAX 5000 | MAX 5000 (EPM51xx) |
| Product Type | UV-Erasable / OTP Complex PLD (CPLD) | — |
| Logic Cells / Macrocells | 128 macrocells | — |
| Usable Gates (marketing) | 5130 gates | — |
| Speed Grade | -1 | — |
| 패키지 | PQFP-100 (windowed ceramic) | JLCC-68 (J-Lead Ceramic Chip Carrier) |
| Terminal Pitch | 0.635 mm | — |
| Process Technology | CMOS | CMOS (0.7 um EPROM) |
| Configuration Memory | UV-Erasable EPROM | — |
| 공급 전압 | 5 V (single) | — |
| 동작 온도 | Commercial (0 C to +70 C) | [DATA_NEEDED: commercial/industrial/military grade] |
| Programmable Polarity | Yes (per macrocell) | — |
| Boundary Scan / JTAG | Per MAX 5000 family | — |
| 실장 유형 | Surface Mount | Surface Mount |
| RoHS 상태 | [DATA_NEEDED: rohs status] | Non-compliant (ceramic JLCC, contains lead) |
| Series | — | MAX 5000 |
| Macrocells | — | 128 |
| Logic Array Blocks (LABs) | — | 8 |
| User I/O Pins | — | 48 |
| Total Inputs (Dedicated + I/O) | — | 68 |
| Dedicated Inputs | — | 19 |
| Propagation Delay (tPD) | — | 55 ns |
| Maximum Internal Clock Frequency | — | 50 MHz |
| Global Clock Inputs | — | 1 |
| Configuration Technology | — | UV-Erasable / OTP EPROM |
| Supply Voltage (VCC) | — | 4.5 V to 5.5 V |
| I/O Standard | — | TTL-compatible |