EPM5130WC-1 vs EPM5130JI Comparaison

Comparaison détaillée côte à côte de EPM5130WC-1 par Intel et EPM5130JI par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5130WC-1 EPM5130JI
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $85,00 $9,75
Series MAX 5000 —
Manufacturer Altera (now Intel) —
Device Type CPLD (Complex Programmable Logic Device) UV-Erasable EPLD (CMOS EPROM)
Macrocell Count 128 —
Logic Array Blocks Multiple LABs (per MAX 5000 architecture) —
Propagation Delay (tpd) 40 ns —
Fréquence d'horloge maximale 50 MHz 33.3 MHz
Erasure Method UV (ultraviolet, windowed package) —
Process Technology CMOS EPROM 0.75 micron CMOS EPROM
User I/O Pins Up to 100 —
Package Type 100-pin Ceramic QFP (Windowed) Ceramic J-Leaded Chip Carrier (JLCC) with UV window
Température de fonctionnement [DATA_NEEDED: operating temperature range] Commercial (0C to +70C)
Tension d'alimentation [DATA_NEEDED: VCC nominal] 5 V (typical)
Programmable Yes (UV-erasable, non-volatile) —
Logic Family MAX 5000 (Altera) —
Configuration Memory EPROM (on-chip) —
Type de montage Surface Mount —
Statut RoHS [DATA_NEEDED: RoHS compliance] Non-compliant (contains Pb in ceramic package)
Family — MAX 5000
Macrocells — 128
Logic Array Blocks (LABs) — 8
Propagation Delay (tPD) — 55 ns
External Clock Inputs — 1 (shared input/clock)
Interconnect — Programmable Interconnect Array (PIA)
Input Logic Standard — TTL-compatible
Program/Erase Method — UV erasure through quartz window
Lifecycle — Obsolete - EOL by Altera/Intel

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis