EPM5130WC-2 vs EPM5130WC-1AA Comparaison

Comparaison détaillée côte à côte de EPM5130WC-2 par Altera et EPM5130WC-1AA par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5130WC-2 EPM5130WC-1AA
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $62,00 $54,25
Device Family MAX 5000 MAX 5000
Product Type UV-Erasable PLD (CPLD) —
Macrocell Count 128 128
Propagation Delay (tPD) 45 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V 5 V nominal
Température de fonctionnement 0 °C to 70 °C (Commercial) [DATA_NEEDED: commercial or industrial temp grade]
Process Technology CMOS 5 V CMOS, UV-erasable
Dedicated Inputs 19 19
User I/O Lines 48 —
Total Inputs (I/O + dedicated) 68 —
Package Type 100-terminal Ceramic CQFP (R-CQFP-G100), windowed, gull-wing —
Terminal Pitch 0.650 mm —
Type de montage Surface Mount —
Configuration Memory UV-erasable CMOS EEPROM cells —
Speed Grade -2 (45 ns) —
Statut RoHS [DATA_NEEDED: RoHS status] unknown (legacy package, likely non-compliant)
Lead-Free [DATA_NEEDED: lead-free status] —
Logic Elements AND/OR array with programmable macrocell register —
Number of Logic Array Blocks — 8 (typical for MAX 5130)
Propagation Delay (tPD, max) — 40 ns
Maximum Toggle Frequency (fCNT) — 50 MHz
Maximum Clock Frequency (fMAX) — [DATA_NEEDED: fMAX exact value]
I/O Pins — 48
Total Inputs (incl. I/O feedback) — 68
Total Outputs — 48
Boîtier — Windowed Ceramic WQFP (AA suffix)
Programming Method — UV erase + EPROM programming
Logic-to-Pin Ratio — Highest in-class per Altera marketing literature

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis