EPM5130WC-2 vs EPM5130WM883B-2 Comparaison

Comparaison détaillée côte à côte de EPM5130WC-2 par Altera et EPM5130WM883B-2 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5130WC-2 EPM5130WM883B-2
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $62,00 $52,00
Device Family MAX 5000 —
Product Type UV-Erasable PLD (CPLD) —
Macrocell Count 128 —
Propagation Delay (tPD) 45 ns —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Température de fonctionnement 0 °C to 70 °C (Commercial) [DATA_NEEDED: military temperature range]
Process Technology CMOS CMOS
Dedicated Inputs 19 19
User I/O Lines 48 —
Total Inputs (I/O + dedicated) 68 —
Package Type 100-terminal Ceramic CQFP (R-CQFP-G100), windowed, gull-wing —
Terminal Pitch 0.650 mm —
Type de montage Surface Mount —
Configuration Memory UV-erasable CMOS EEPROM cells —
Speed Grade -2 (45 ns) —
Statut RoHS [DATA_NEEDED: RoHS status] unknown
Lead-Free [DATA_NEEDED: lead-free status] —
Logic Elements AND/OR array with programmable macrocell register —
Family — MAX 5000
Device Type — UV PLD (UV-erasable programmable logic device)
Macrocells — 128
Logic Array Blocks (LABs) — 8
Propagation Delay (tPD, -2 grade) — 45 ns
Propagation Delay (tPD, -1 grade) — 55 ns (EPM5130WM883B base)
User I/O Pins — 48
Total Inputs — 68
Total Outputs — 48
Interconnect — Programmable Interconnect Array (PIA) - 8 LAB channels
External Clock Inputs — 1
Programming Method — UV-erasable (windowed package)
Development Tool — MAX+PLUS II
Military Processing — MIL-STD-883 Class B (883B suffix)
Boîtier — [DATA_NEEDED: exact package code]

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis