EPM5192ALI84-15 vs EPM5192LI84 Comparaison

Comparaison détaillée côte à côte de EPM5192ALI84-15 par Altera et EPM5192LI84 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192ALI84-15 EPM5192LI84
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $9,95 $21,60
Device Family MAX 5000 MAX 5000
Product Type UV-Erasable / OTP Complex PLD UV-Erasable/OTP Complex PLD (CPLD)
Logic Macrocells 192 —
Dedicated Inputs 7 —
Bidirectional I/O Pins 64 —
Maximum Total Inputs 72 —
Propagation Delay (tPD) 25 ns (-15 speed grade) —
Process Technology CMOS, non-volatile EPROM/OTP —
Programmability One-Time Programmable (windowless) —
Boîtier 84-pin PQCC (PLCC, J-Lead) —
JEDEC JESD-30 Code S-PQCC-J84 —
Terminal Form J Bend (J-Lead) —
Operating Temperature Grade Industrial —
Plage de température de fonctionnement [DATA_NEEDED: temperature range] -40 °C to +85 °C (industrial)
Tension d'alimentation [DATA_NEEDED: VCC range] —
Type de montage Surface Mount (PLCC socket compatible) Surface Mount (socket-compatible)
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Usable Gates — 3,750 gates
Macro Cells — 192
Maximum Toggle Frequency — 40 MHz
Pin-to-Pin Delay (tPD) — 25 ns
Supply Voltage (VCC) — 5 V (single supply)
User I/O Pins — 64 (max)
Package Type — 84-pin PLCC (J-lead, package code J84/QCCJ)
Configuration Memory — OTP / UV-erasable EPROM
Programming Method — Stand-alone programmer (no JTAG on LI84 OTP variant)
Logic Compatibility — TTL-compatible I/O

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis