EPM5192AQC-2 vs EPM5192AGC-15 Comparaison

Comparaison détaillée côte à côte de EPM5192AQC-2 par Altera et EPM5192AGC-15 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPM5192AQC-2 EPM5192AGC-15
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $21,50 $27,80
Device Type UV-Erasable / OTP Complex PLD (CPLD) —
Series MAX 5000 (EPM5192) MAX 5000
Macrocells 192 192
User I/O Pins 64 —
Dedicated Inputs 7 7
Total Inputs 72 72
Propagation Delay (tPD) 45 ns (-2 speed grade) 15 ns (pin-to-pin, -15 speed grade)
Fréquence d'horloge maximale [DATA_NEEDED: max fMAX for -2 grade] —
Process Technology CMOS —
Switch Matrix UV-Erasable / OTP (windowless on AQC package) —
Boîtier 100-pin PQFP (R-PQFP-G100) Ceramic Pin Grid Array (PGA)
Lead Pitch 0.635 mm —
Terminal Form Gull-wing —
Température de fonctionnement [DATA_NEEDED: commercial / industrial / military grade] [DATA_NEEDED: operating temperature range]
Type de montage Surface Mount —
Programming Interface JTAG (IEEE 1149.1) boundary scan —
Statut RoHS [DATA_NEEDED: confirmed compliance status] [DATA_NEEDED: RoHS status - legacy ceramic PGA typically non-compliant]
Product Type — EPLD (Erasable Programmable Logic Device)
Logic Array Blocks — 16 (typical for 192-macrocell MAX 5000)
Maximum User I/O Pins — 64
Supply Voltage (VCC) — 5 V
Technology — CMOS, UV-erasable EPROM
Programming Method — UV erase + EPROM program (via Altera programmer)
Statut du cycle de vie — Obsolete / Last Time Buy (per Altera legacy product list)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis